



UNIVERSIDAD NACIONAL AUTÓNOMA DE MÉXICO

FACULTAD DE INGENIERÍA

Tarea 7

ALUMNO

Pérez Takayanagui Louis Emilio
322311419

MATERIA

Estructura y Programación de Computadoras

7 de abril de 2026

Índice

1. Timer y el circuito que lo implementa en hardware	2
2. Primer elemento de memoria que fue implementado con compuertas lógicas	2
2.1. Latch SR (Set-Reset)	2
2.2. Flip-Flop	2
3. Significado de los acrónimos, tecnología aplicada y uso de las memorias:	2
4. ¿Qué es un multiplexor, cómo funciona?	3
5. ¿Qué es un DMA?	4
6. ¿Qué es un DSP? (Digital Signal Processor)	4
7. ¿Qué es un convertidor analógico digital? (A/D)	4
8. ¿Qué es un convertidor digital analógico?	5
9. Principio de Nyquist o de Shannon	5
10.Arquitectura Von Neumann	6
11.Arquitectura HARVARD	7
12.Arquitectura SHARC	8
13.Procesadores:	8
14.Microcontroladores	9
15.Glosario	11

1. Timer y el circuito que lo implementa en hardware

Un temporizador es un aparato con el que podemos regular la conexión ó desconexión de un circuito eléctrico después de que se ha programado un tiempo. Es implementado mediante un contador binario, encargado de medir los pulsos suministrados por algún **circuito oscilador**, con una base de tiempo estable y conocida.

2. Primer elemento de memoria que fue implementado con compuertas lógicas

2.1. Latch SR (Set-Reset)

Su funcionamiento se basa en que la salida de una compuerta se conecta a una de las entradas de la otra, creando un lazo que mantiene el bit almacenado (0 o 1) incluso si las señales de entrada dejan de aplicarse. Su importancia radica en la capacidad de retroalimentación, permitiendo que un circuito lógico mantenga un estado binario.

- Set (S): Activa la salida (la pone en 1).
- Reset (R): Desactiva la salida (la pone en 0).




Figura 1: Diagrama lógico de un Latch SR con compuertas NOR.

2.2. Flip-Flop

Es un dispositivo de almacenamiento binario similar al latch, pero con la característica de ser síncrono. Mientras que el latch responde a niveles de voltaje, el flip-flop solo cambia su estado en respuesta a una señal de reloj (*clock*).

3. Significado de los acrónimos, tecnología aplicada y uso de las memorias:

- **RAM (Random Access Memory)**: Memoria de acceso aleatorio. Utiliza tecnología de **semiconductores**. Almacena datos temporalmente, al apagar la computadora, los datos en la RAM se borran; **es volátil**. Ayuda a que la computadora ejecute programas y procese información más rápido.

- **ROM (Read Only Memory)**: Memoria de solo lectura. Implementada mediante máscaras de fabricación. Permite solo la lectura de la información y no su escritura, independientemente de la presencia o no de una fuente de energía. No se pueden modificar (de forma rápida o fácil) los datos almacenados en la ROM. Se utiliza principalmente para contener el **firmware** (Programa informático que establece la lógica de más bajo nivel que controla los circuitos electrónicos de un dispositivo de cualquier tipo).
- **EEPROM (Electrically Erasable Programmable Read-Only Memory)**: ROM programable y borrable eléctricamente. Utiliza un proceso de programación que implica la modificación de la carga en las celdas de memoria mediante un voltaje. Tipo de memoria no volátil que permite tanto la lectura como la escritura de datos de forma electrónica.
- **EPROM (Erasable Programmable Read-Only Memory)**: Es posible escribir información sobre su programación, borrarla y reescribirla. El borrado se realiza mediante la exposición a luz ultravioleta, eliminando la información almacenada previamente y reprogramando datos nuevos.
- **FLASH**: Es una forma de memoria no volátil con almacenamiento continuo, incluso sin una fuente de alimentación. Permite reescrituras y eliminaciones a nivel de bloques de datos. Tecnología basada en puertas lógicas NOR o NAND que permite altas velocidades de lectura y escritura.
- **Burbujas magnéticas**: Tipo de memoria no volátil. Tecnología obsoleta que almacenaba datos en pequeñas áreas magnetizadas de una película delgada.

4. ¿Qué es un multiplexor, cómo funciona?

Un **multiplexor (MUX)** es un circuito lógico combinacional diseñado para seleccionar una de entre varias entradas de datos y dirigirla hacia una única salida común. Se le conoce comúnmente como un "selector de datos".

- **¿Cómo funciona?**: Su funcionamiento se basa en **líneas de selección** (o control). Dependiendo del código binario aplicado a estas líneas, el multiplexor "abre el camino" para que solo una de las entradas pase a la salida.
- **Relación matemática**: Si un multiplexor tiene 2^n entradas de datos, requiere exactamente n líneas de selección para poder direccionarlas todas. Por ejemplo, un MUX de 4 entradas (2^2) requiere 2 líneas de control (S_0 y S_1).




Figura 2: Diagrama lógico de un multiplexor 4 a 1 generado con TikZ.

5. ¿Qué es un DMA?

El **Acceso Directo a Memoria (Direct Memory Access)** es una unidad especializada de hardware que permite que ciertos periféricos envíen o reciban datos directamente de la memoria principal (RAM) sin pasar por la Unidad Central de Procesamiento (CPU). Su **función principal es liberar al procesador** de la carga de gestionar transferencias masivas de datos, permitiéndole ejecutar otras tareas mientras el controlador de DMA se encarga del movimiento de información en segundo plano.

6. ¿Qué es un DSP? (Digital Signal Processor)

Un **Procesador Digital de Señales** o DSP (sigla en inglés de Digital Signal Processor) es un sistema basado en un procesador o microprocesador que posee un conjunto de instrucciones, un hardware y un software optimizados para aplicaciones que requieran operaciones numéricas a muy alta velocidad.


- **Naturaleza Secuencial:** Como circuito digital secuencial, el DSP basa su funcionamiento en una unidad de control que coordina el flujo de datos a través de registros y unidades aritméticas en pasos sucesivos sincronizados por un reloj.
- **Arquitectura de Hardware:** A diferencia de un microprocesador de propósito general, los DSP suelen utilizar una Arquitectura Harvard, permitiendo el acceso simultáneo a instrucciones y datos, lo que optimiza el rendimiento en tiempo real.
- **Funcionamiento en Tiempo Real:** Es especialmente útil para el procesamiento de señales analógicas en tiempo real. En estos sistemas, se reciben muestras (*samples*) provenientes de un conversor analógico digital (A/D), las cuales son procesadas mediante algoritmos matemáticos (como la Transformada Rápida de Fourier o filtros digitales) antes de ser enviadas a un destino final.

7. ¿Qué es un convertidor analógico digital? (A/D)

Un **convertidor analógico-digital**, (ADC del inglés "*Analog-to-Digital Converter*") es un dispositivo electrónico capaz de **convertir una entrada analógica de voltaje en un valor binario**.

Este tipo de conversión se basa en cuantificar la amplitud de una señal de voltaje y representarla de una forma binaria, por lo que los datos que arroja un convertidor A/D son del todo disponibles para poder ser manipulados y analizados por cualquier equipo de cómputo. Para lograr esto, la señal pasa por tres etapas críticas:

- **Muestreo:** Se toman valores de la señal analógica en intervalos de tiempo específicos.
- **Cuantificación:** Se asigna un valor numérico a la amplitud de la muestra dentro de una escala definida.
- **Codificación:** El valor cuantificado se traduce a un código binario final.



1. Muestreo 2. Cuantificación 3. Codificación

Figura 3: Proceso de conversión A/D: Muestreo, Cuantificación y Codificación binaria.

8. ¿Qué es un convertidor digital analógico?

La **conversión digital analógica (D/A)** es el proceso inverso a la conversión A/D, ya que consiste en **transformar una magnitud numérica** (codificada en binario) **a una amplitud eléctrica de voltaje o corriente**.

Funcionamiento: El convertidor recibe un número binario y genera un nivel de tensión proporcional a ese valor. La salida resultante es una señal discreta en escalones, que a menudo requiere un filtro de reconstrucción para suavizar la forma de onda. Los convertidores D/A pueden dividirse en dos grupos:

- Convertidores serie.
- Convertidores paralelo.

9. Principio de Nyquist o de Shannon

El **teorema de muestreo de Nyquist-Shannon**, define las condiciones en que se puede realizar un muestreo y reconstruir una señal en tiempo continuo de manera perfecta a partir de muestras

sin perder información. El teorema de Nyquist establece que **se puede reconstruir una señal en tiempo continuo de manera perfecta** a partir de muestras si se realiza el muestreo a una tasa superior que el doble de sus componentes de mayor frecuencia. Esto se conoce como **frecuencia de Nyquist**:

$$F_s > 2f_{max}$$

10. Arquitectura Von Neumann

La **arquitectura de Von Neumann** es un modelo teórico propuesto en 1945 por el matemático y físico John Von Neumann (1903-1928). Este diseño define cómo deben organizarse los componentes de un sistema informático para ejecutar programas de manera eficiente. En lugar de tener unidades separadas para los datos y los programas, Von Neumann planteó que ambos podían almacenarse en una misma memoria. Este concepto, conocido como **principio de programa almacenado**, fue una auténtica revolución.

El modelo de Von Neumann se compone de cinco elementos esenciales que, en conjunto, permiten el funcionamiento de cualquier sistema informático:

1. **Unidad central de procesamiento (CPU)**: es el núcleo del sistema. Contiene la unidad de control, que coordina las operaciones, y la unidad aritmético-lógica (ALU), encargada de realizar cálculos y operaciones lógicas, como las requeridas por los sistemas DSP.
2. **Memoria principal**: almacena tanto los datos como las instrucciones del programa. Esta memoria puede ser volátil (RAM) o no volátil.
3. **Dispositivos de entrada**: permiten introducir información e instrucciones (por ejemplo, teclado, ratón o sensores).
4. **Dispositivos de salida**: muestran o transmiten los resultados procesados (como pantallas, impresoras o altavoces).
5. **Bus de datos**: actúa como una autopista que conecta todos los componentes anteriores, permitiendo el intercambio de información entre ellos.

Limitación (Cuello de botella de Von Neumann): Debido a que el sistema utiliza un bus común para instrucciones y datos, el CPU no puede realizar ambos procesos de manera simultánea. Esta restricción física limita la velocidad de procesamiento efectiva, ya que el procesador debe esperar a que el bus se libere para alternar entre la lectura de instrucciones y el acceso a datos. Esta limitación es la que justifica la existencia de arquitecturas más complejas, como la de Harvard.




Figura 4: Arquitectura Von Neumann: Un solo bus para datos e instrucciones.

11. Arquitectura HARVARD

La **arquitectura de Harvard** se creó en la década de 1940. Fue propuesto por primera vez por científicos de la Universidad de Harvard. A diferencia de la arquitectura de Von Neumann, la arquitectura de Harvard se divide en dos elementos separados, el primero almacena datos y el segundo almacena el programa.

Esta disposición mejora la velocidad de todo el sistema. En la arquitectura von Neumann, el programa se ejecuta secuencialmente, lo que significa que el procesador, para descargar la siguiente instrucción o dato, siempre debe pasar a la siguiente ubicación de memoria. En el sistema Harvard, estos procesos se realizan en paralelo (o más bien de forma independiente), es decir, el procesador puede descargar comandos y datos utilizando espacios de direcciones separados.

Algunas de las características que posee esta arquitectura son:

1. **Memorias separadas:** Una de las principales características es que la memoria de instrucciones (donde se almacenan los comandos que ejecuta el programa) está completamente separada de la memoria de datos (donde se almacenan los valores con los que opera el programa).
2. **Buses separados:** Como cada memoria tiene su propio bus de datos y de instrucciones, la CPU puede acceder a ambos de manera simultánea, lo que mejora la eficiencia en la ejecución de las tareas.
3. **Diferentes anchos de palabra:** Como los datos y las instrucciones no están en la misma memoria, cada una puede tener un tamaño diferente. Por ejemplo, en algunos sistemas, las instrucciones pueden ser de 24 bits y los datos de solo 8 bits, optimizando los recursos.




Figura 5: Arquitectura Harvard: Representación de la independencia entre el flujo de instrucciones y el de datos.

12. Arquitectura SHARC

La **arquitectura SHARC** (*Super Hardware Architecture Registered Computer*) se basa en una arquitectura Super Harvard. Es una arquitectura de punto flotante de alto rendimiento, diseñada por Analog Devices. Combina la **Arquitectura Harvard Superbus** (que permite acceso a dos memorias de datos y una de instrucciones simultáneamente) con una unidad de cómputo de gran capacidad. Es ideal para aplicaciones de audio profesional, radares y sistemas de control médico, donde el procesamiento de señales en tiempo real es crítico.

13. Procesadores:

- **Nehalem**: Se refiere a una microarquitectura de **microprocesadores** desarrollada por Intel. Su diseño se divide en el **núcleo** (donde se realizan los cálculos y la lógica de ejecución fuera de orden) y el **un-core** (componentes circundantes como el controlador de memoria integrado y el caché L3). Introdujo mejoras significativas en la eficiencia al permitir que las instrucciones se procesen en el orden más rápido posible. Fue la primera generación de procesadores Core i5 e i7.
- **Westmere**: Es la evolución directa de la arquitectura Nehalem, pero fabricada con un proceso de **32 nanómetros** (en lugar de los 45 nm de Nehalem). Al ser más pequeño, permitió meter más transistores en el mismo espacio, lo que dio lugar a los primeros procesadores de **6 núcleos** para consumo general. Fue la primera arquitectura en integrar el procesador gráfico (**GPU**) directamente dentro del mismo encapsulado que el CPU (aunque en chips separados). Se comercializó bajo las marcas Core i3, i5 e i7 de primera generación avanzada.
- **Haswell**: Es la cuarta generación de procesadores englobada bajo la familia “Core”. Basada en un proceso de **22 nanómetros**, esta arquitectura representó un “tock” en el modelo de desarrollo de Intel, enfocándose en la optimización de la arquitectura anterior (**Ivy Bridge**). Su principal objetivo fue la reducción drástica del consumo eléctrico, permitiendo que dispositivos portátiles y tabletas alcanzaran autonomías de hasta 9 horas de uso continuo. También introdujo mejoras en la ejecución de instrucciones por ciclo (IPC) y una nueva arquitectura de gráficos integrados mucho más potente.
- **Broadwell**: Representó el salto al proceso de fabricación de **14 nanómetros**. Se centró en mejorar la densidad de transistores para lograr procesadores más pequeños, frescos y con un rendimiento por vatio todavía superior al de Haswell.
- **Tiger Lake**: Esta microarquitectura de 11.^a Generación representa un avance significativo en el rendimiento para sistemas de alto desempeño y aplicaciones de IoT exigentes. Utiliza la tercera generación del proceso de **10 nm SuperFin** de Intel, lo que permite alcanzar frecuencias de hasta 4.7 GHz con una mayor eficiencia térmica. Introduce tecnologías como *Intel Time Coordinated Computing* (Intel TCC) para soportar cargas de trabajo críticas que requieren computación en tiempo real de baja latencia.
- **Dragon Ball**: La familia de microprocesadores **Dragon Ball** fue diseñada por Motorola (hoy Freescale/NXP) específicamente para dispositivos portátiles de bajo consumo. Está basado en el núcleo clásico **Motorola 68000**, pero con un diseño integrado tipo SoC (*System on Chip*). Integraba en un solo chip el controlador de LCD, el controlador de pantalla táctil y la gestión de energía, lo que permitía que los dispositivos fueran muy pequeños y la batería durara semanas.

- **Dragon Ball Z:** Es la evolución de alto rendimiento del chip original. Aumentó la velocidad de reloj (llegando hasta los 33 MHz) y mejoró el soporte para memorias **SDRAM**. Introdujo un controlador de color mucho más avanzado, permitiendo que las PDAs pasaran de niveles de gris a miles de colores. Fue utilizado en las versiones más potentes de la serie Palm y en algunos de los primeros teléfonos inteligentes (*smartphones*).
- **SPARC (Scalable Processor Architecture):** SPARC (Scalable Processor Architecture) Fue presentado por *Sun Microsystems* en 1987. Es una arquitectura de 32/64 bits **abierta, no propietaria y libre de regalías**. Cuenta con ventanas de registro para una conmutación de contexto eficiente, operaciones de carga/almacenamiento y escalabilidad desde sistemas embebidos hasta servidores. Se utiliza ampliamente en sistemas basados en UNIX, como el sistema operativo *Solaris*, para operaciones críticas. Un ejemplo notable de su robustez es su uso por parte de la **NASA** para impulsar la misión *Solar Orbiter* en 2020. Aunque se enfrenta a desafíos por el envejecimiento del hardware, sigue siendo fundamental para cargas de trabajo heredadas que requieren alta disponibilidad, apoyándose actualmente en soluciones de virtualización y emulación para garantizar la continuidad del negocio.
- **Snapdragon:** Snapdragon es una familia de procesadores *System-on-Chip (SoC)* basados en ARM. A diferencia de un CPU tradicional, el Snapdragon integra múltiples componentes especializados en una sola oblea de silicio para maximizar la eficiencia en dispositivos móviles. Además de la CPU (núcleos Kryo), incorpora un procesador de gráficos (**GPU Adreno**), un procesador de señales digitales (**DSP Hexagon**), módems 5G y unidades de procesamiento de inteligencia artificial (NPU). Se basa en la arquitectura **ARM**, lo que le permite ofrecer un rendimiento por vatio líder en la industria, siendo el estándar para smartphones Android de gama alta y nuevas laptops con Windows.




Figura 6: Arquitectura SoC: Integración de CPU, GPU, DSP y conectividad en un solo chip Snapdragon.

14. Microcontroladores

- **PIC** de Microchip Los **PIC** (*Peripheral Interface Controller*) son una familia de microcontroladores de tipo **RISC** fabricados por Microchip Technology.

- **Arquitectura:** Utilizan una **Arquitectura Harvard**, lo que les permite acceder a instrucciones y datos de forma simultánea, optimizando el rendimiento.
 - **Características:** Son sumamente populares debido a su bajo costo, bajo consumo de energía y la gran variedad de periféricos integrados como **ADC**, temporizadores (**Timers**) y módulos **PWM**.
 - **Historia:** El primer PIC se desarrolló en 1975 como un núcleo de 16 bits diseñado para gestionar tareas de entrada/salida de CPUs más grandes, ofreciendo memoria ROM, RAM y una unidad de procesamiento eficiente en un solo chip.
- **COP de Siemens** La familia **COP** (*Control Oriented Processor*) de Siemens se enfoca principalmente en el control industrial.
- **Diseño:** Son microcontroladores de 8 bits diseñados específicamente para aplicaciones de control de bajo costo, comunes en electrodomésticos y sistemas automotrices simples.
 - **Características:** Destacan por su robustez en entornos con ruido eléctrico y cuentan con un conjunto de instrucciones optimizado para manipular bits de entrada/salida de forma sumamente rápida.

15. Glosario

Circuito oscilador: Sistema que genera una señal periódica estable.

Semiconductores: Materiales base de la memoria RAM.

Máscaras de fabricación: Proceso para grabar datos en ROM de forma inalterable.

Firmware: Programa de bajo nivel que controla el hardware.

Circuito lógico combinacional: Su salida depende solo de las entradas actuales.

Transformada rápida de Fourier: Algoritmo matemático para procesamiento de señales.

Tock: Modelo de optimización de microarquitectura de Intel.

IoT: (Internet of Things) Red de objetos conectados.

SDRAM: Memoria dinámica síncrona con el bus.

PDAs: Computadoras de mano precursoras de smartphones.

Ventanas de registro: Técnica de SPARC para agilizar llamadas a funciones.

Conmutación de contexto: Proceso de alternar entre tareas en el CPU.

Sistema operativo Solaris: Variante de UNIX optimizada para SPARC.

Arquitectura ARM: Diseño RISC de alta eficiencia energética.

Oblea de silicio: Sustrato base para fabricar chips.

Microcontroladores tipo RISC: Basados en set de instrucciones simplificado.

ADC: Convertidor Analógico Digital integrado.

Timer: Temporizador de hardware para medición de tiempo.

PWM: Modulación por ancho de pulso para control de potencia.

Referencias

- [1] Bricos. *Temporizadores: clases y funcionamiento*. Consultado el 31 de marzo. 2026. URL: <https://bricos.com/noticias/temporizadores-clases-y-funcionamiento/>.
- [2] Instituto Consorcio Clavijero. *Convertidor Analógico Digital*. Consultado el 31 de marzo. 2026. URL: https://cursos.clavijero.edu.mx/cursos/038_sgl/modulo3/contenidos/tema3.9.1.html.
- [3] Intel Corporation. *Intel Microarchitecture Codename Nehalem*. Consultado el 30 de marzo. 2026. URL: <https://www.intel.com>.
- [4] Analog Devices. *SHARC Processor Architectural Overview*. Consultado el 31 de marzo. 2026. URL: <https://www.analog.com/en/lp/001/sharc-processor-architectural-overview.html>.
- [5] Euroinnova. *¿Qué es la memoria EEPROM?* Consultado el 31 de marzo. 2026. URL: <https://tecnologia.euroinnova.com/eprom>.
- [6] Universidad Europea. *Arquitectura Von Neumann: qué es y cómo funciona*. Consultado el 31 de marzo. 2026. URL: <https://universidadeuropea.com/blog/arquitectura-von-neumann/>.
- [7] Facultad de Ingeniería, UNAM. *Práctica 10: Convertidores A/D y D/A*. Consultado el 31 de marzo. 2026. URL: https://dctrl.fi-b.unam.mx/mei/practicas/prac10_ADCDAC.pdf.
- [8] Facultad de Ingeniería, UNAM. *Práctica 6: Acceso Directo a Memoria (DMA)*. Consultado el 31 de marzo. 2026. URL: https://www.ingenieria.unam.mx/penuelas/CircuitosDigitales/doc/stm32_cube/Pr%C3%A1ctica6.DMA.pdf.
- [9] Thomas L. Floyd. *Fundamentos de Sistemas Digitales*. 9.^a. Madrid: Pearson Educación, 2006.
- [10] GeeksforGeeks. *Computer Science Fundamentals: Random Access Memory (RAM)*. Consultado el 31 de marzo. 2026. URL: <https://www.geeksforgeeks.org/computer-science-fundamentals/random-access-memory-ram/>.
- [11] HowStuffWorks. *Intel Nehalem Microprocessor Microarchitecture*. Consultado el 31 de marzo. 2026. URL: <https://computer.howstuffworks.com/nehalem-microprocessor-microarchitecture.htm>.
- [12] HP. *¿Qué es el procesador Snapdragon?* Consultado el 31 de marzo. 2026. URL: <https://www.hp.com/mx-es/shop/tech-takes/que-es-procesador-snapdragon>.
- [13] IBM. *¿Qué es la memoria flash?* Consultado el 31 de marzo. 2026. URL: <https://www.ibm.com/mx-es/think/topics/flash-memory>.
- [14] Intel Corporation. *4th Generation Intel Core Processor: Architecture Brief*. Consultado el 31 de marzo. 2026. URL: <https://www.intel.com>.
- [15] Intel Corporation. *Intel 14nm Technology and Broadwell Microarchitecture*. Consultado el 31 de marzo. 2026. URL: <https://www.intel.com>.
- [16] Intel Corporation. *Intel 32nm Microarchitecture: Codename Westmere*. Consultado el 31 de marzo. 2026. URL: <https://www.intel.com>.
- [17] Intel Corporation. *Tiger Lake H: Descripción general y documentación técnica*. Consultado el 31 de marzo. 2026. URL: <https://www.intel.la/content/www/xl/es/products/platforms/details/tiger-lake-h.html>.

- [18] KeepCoding. *¿Qué es la arquitectura Harvard y cómo funciona?* Consultado el 31 de marzo. 2026. URL: <https://keepcoding.io/blog/que-es-la-arquitectura-harvard-y-como-funciona/>.
- [19] M. Morris Mano y Michael D. Ciletti. *Diseño Digital*. 5.^a. México: Pearson Educación, 2013.
- [20] MathWorks. *Nyquist Theorem - Discovery*. Consultado el 31 de marzo. 2026. URL: <https://la.mathworks.com/discovery/nyquist-theorem.html>.
- [21] Quora. *What are Magnetic bubbles and why is it important?* Consultado el 31 de marzo. 2026. URL: <https://www.quora.com/What-are-Magnetic-bubbles-And-why-is-it-important>.
- [22] Profesional Review. *Microarquitecturas Intel: Historia y evolución*. Consultado el 31 de marzo. 2026. URL: <https://www.profesionalreview.com/2018/01/31/microarquitecturas-intel/>.
- [23] ScienceDirect. *Multiplexer - an overview*. Consultado el 31 de marzo. 2026. URL: <https://www.sciencedirect.com/topics/engineering/multiplexer>.
- [24] Servnet. *Glosario: Memoria EPROM*. Consultado el 31 de marzo. 2026. URL: <https://www.servnet.mx/glosario/memoria-eprom>.
- [25] Stromasys. *Definitive Guide to SPARC Architecture*. Consultado el 31 de marzo. 2026. URL: <https://www.stromasys.com/resources/definitive-guide-to-sparc-architecture/>.
- [26] Microchip Technology. *8-bit PIC and AVR Microcontrollers*. Consultado el 31 de marzo. 2026. URL: <https://developerhelp.microchip.com/xwiki/bin/view/products/mcu-mpu/8bit-pic/>.
- [27] TME. *Arquitectura de Von Neumann y Arquitectura de Harvard*. Consultado el 31 de marzo. 2026. URL: <https://www.tme.com/mx/es/news/library-articles/page/56104/arquitectura-de-von-neumann-y-arquitectura-de-harvard/>.
- [28] UPIICSA-IPN. *Sistemas Digitales - Unidad 5*. Consultado el 31 de marzo. 2026. URL: https://www.sites.upiicsa.ipn.mx/uteycv/sistemas_digitales/unidad5_5.html.
- [29] Wikipedia. *EEPROM*. Consultado el 31 de marzo. 2026. URL: <https://es.wikipedia.org/wiki/EEPROM>.
- [30] Wikipedia. *Firmware*. Consultado el 31 de marzo. 2026. URL: <https://es.wikipedia.org/wiki/Firmware>.
- [31] Xataka. *Intel Core Haswell: toda la información*. Consultado el 31 de marzo. 2026. URL: <https://www.xataka.com/componentes/intel-core-haswell-toda-la-informacion>.